[解決済み] L1、L2キャッシュのラインサイズ

質問

以前から 質問 で、私は、ほとんどのメモリ システムでは、L1 キャッシュは L2 キャッシュのサブセットであり、L2 から削除されたエントリは L1 からも削除されることを学びました。

そこで今、私の質問は、L2 キャッシュのエントリに対応する L1 キャッシュのエントリをどのように決定するかということです。L2 エントリに格納されている唯一の情報は、タグ情報です。このタグ情報に基づいて、L1 および L2 キャッシュのライン サイズが同じでない場合、addr を再作成すると、L1 キャッシュの複数のラインにまたがる可能性があります。

アーキテクチャは本当に両方のラインをフラッシュすることに悩むのでしょうか、それともただ同じラインサイズで L1 と L2 キャッシュを維持するのでしょうか。

これはポリシーの決定であることは理解していますが、一般的に使用されるテクニックを知りたいのです。

どのように解決するのですか？

core i7 では、L1、L2、L3 のライン サイズは同じで、64 バイトです。 これにより、包括的な特性とコヒーレンスを維持するのが簡単になったのだと思います。

の10ページを参照してください。 https://www.aristeia.com/TalkNotes/ACCU2011_CPUCaches.pdf